ARM: dts: msm: Add VDD_APC CPR voltage margins for msm8998 v2
Add VDD_APC0 and VDD_APC1 CPR per corner open-loop and closed-loop adjustments. These margins account for ACD being enabled. CRs-Fixed: 1090409 Change-Id: Iafafa4bece8ea5b6afd782fede3d44af69114ba1 Signed-off-by: Osvaldo Banuelos <osvaldob@codeaurora.org>
This commit is contained in:
parent
164e32f98e
commit
a48c2750a2
1 changed files with 116 additions and 0 deletions
|
@ -585,6 +585,58 @@
|
|||
< 5000 11000 (-3000) 15000>,
|
||||
< 5000 11000 (-3000) 15000>;
|
||||
|
||||
qcom,cpr-open-loop-voltage-adjustment =
|
||||
/* Speed bin 0 */
|
||||
<(-4000) (-4000) (-4000) (-4000) (-4000)
|
||||
(-4000) (-4000) (-4000) (-8000) (-8000)
|
||||
(-8000) (-12000) (-12000) (-12000) (-12000)
|
||||
(-12000) (-16000) (-16000) (-20000) (-24000)
|
||||
(-28000) (-28000)>,
|
||||
/* Speed bin 1 */
|
||||
<(-4000) (-4000) (-4000) (-4000) (-4000)
|
||||
(-4000) (-4000) (-4000) (-8000) (-8000)
|
||||
(-8000) (-12000) (-12000) (-12000) (-12000)
|
||||
(-12000) (-16000) (-16000) (-20000) (-24000)
|
||||
(-28000) (-28000)>,
|
||||
/* Speed bin 2 */
|
||||
<(-4000) (-4000) (-4000) (-4000) (-4000)
|
||||
(-4000) (-4000) (-4000) (-8000) (-8000)
|
||||
(-8000) (-12000) (-12000) (-12000) (-12000)
|
||||
(-12000) (-16000) (-16000) (-20000) (-24000)
|
||||
(-28000) (-28000)>,
|
||||
/* Speed bin 3 */
|
||||
<(-4000) (-4000) (-4000) (-4000) (-4000)
|
||||
(-4000) (-4000) (-4000) (-8000) (-8000)
|
||||
(-8000) (-12000) (-12000) (-12000) (-12000)
|
||||
(-12000) (-16000) (-16000) (-20000) (-24000)
|
||||
(-28000) (-28000)>;
|
||||
|
||||
qcom,cpr-closed-loop-voltage-adjustment =
|
||||
/* Speed bin 0 */
|
||||
<(-5000) (-5000) (-5000) (-5000) (-5000)
|
||||
(-5000) (-5000) (-5000) (-7000) (-8000)
|
||||
(-10000) (-10000) (-11000) (-12000) (-13000)
|
||||
(-14000) (-14000) (-15000) (-21000) (-24000)
|
||||
(-26000) (-28000)>,
|
||||
/* Speed bin 1 */
|
||||
<(-5000) (-5000) (-5000) (-5000) (-5000)
|
||||
(-5000) (-5000) (-5000) (-7000) (-8000)
|
||||
(-10000) (-10000) (-11000) (-12000) (-13000)
|
||||
(-14000) (-14000) (-15000) (-21000) (-24000)
|
||||
(-26000) (-28000)>,
|
||||
/* Speed bin 2 */
|
||||
<(-5000) (-5000) (-5000) (-5000) (-5000)
|
||||
(-5000) (-5000) (-5000) (-7000) (-8000)
|
||||
(-10000) (-10000) (-11000) (-12000) (-13000)
|
||||
(-14000) (-14000) (-15000) (-21000) (-24000)
|
||||
(-26000) (-28000)>,
|
||||
/* Speed bin 3 */
|
||||
<(-5000) (-5000) (-5000) (-5000) (-5000)
|
||||
(-5000) (-5000) (-5000) (-7000) (-8000)
|
||||
(-10000) (-10000) (-11000) (-12000) (-13000)
|
||||
(-14000) (-14000) (-15000) (-21000) (-24000)
|
||||
(-26000) (-28000)>;
|
||||
|
||||
qcom,allow-voltage-interpolation;
|
||||
qcom,allow-quotient-interpolation;
|
||||
qcom,cpr-scaled-open-loop-voltage-as-ceiling;
|
||||
|
@ -872,6 +924,70 @@
|
|||
<(-15000) (-15000) (-3000) 35000>,
|
||||
<(-15000) (-15000) (-3000) 35000>;
|
||||
|
||||
qcom,cpr-open-loop-voltage-adjustment =
|
||||
/* Speed bin 0 */
|
||||
<(-4000) (-4000) (-4000) (-4000) (-4000)
|
||||
(-4000) (-4000) (-4000) (-8000) (-8000)
|
||||
(-8000) (-8000) (-12000) (-12000) (-12000)
|
||||
(-12000) (-12000) (-12000) (-16000) (-16000)
|
||||
(-20000) (-20000) (-24000) (-24000) (-24000)
|
||||
(-28000) (-28000) (-28000) (-28000) (-28000)
|
||||
(-28000) (-28000)>,
|
||||
/* Speed bin 1 */
|
||||
<(-4000) (-4000) (-4000) (-4000) (-4000)
|
||||
(-4000) (-4000) (-4000) (-8000) (-8000)
|
||||
(-8000) (-8000) (-12000) (-12000) (-12000)
|
||||
(-12000) (-12000) (-12000) (-16000) (-16000)
|
||||
(-20000) (-20000) (-24000) (-24000) (-28000)
|
||||
(-28000)>,
|
||||
/* Speed bin 2 */
|
||||
<(-4000) (-4000) (-4000) (-4000) (-4000)
|
||||
(-4000) (-4000) (-4000) (-8000) (-8000)
|
||||
(-8000) (-8000) (-12000) (-12000) (-12000)
|
||||
(-12000) (-12000) (-12000) (-16000) (-16000)
|
||||
(-20000) (-20000) (-24000) (-24000) (-24000)
|
||||
(-28000) (-28000) (-28000) (-28000) (-28000)>,
|
||||
/* Speed bin 3 */
|
||||
<(-4000) (-4000) (-4000) (-4000) (-4000)
|
||||
(-4000) (-4000) (-4000) (-8000) (-8000)
|
||||
(-8000) (-8000) (-12000) (-12000) (-12000)
|
||||
(-12000) (-12000) (-12000) (-16000) (-16000)
|
||||
(-20000) (-20000) (-24000) (-24000) (-24000)
|
||||
(-28000) (-28000) (-28000) (-28000) (-28000)
|
||||
(-28000)>;
|
||||
|
||||
qcom,cpr-closed-loop-voltage-adjustment =
|
||||
/* Speed bin 0 */
|
||||
<(-5000) (-5000) (-5000) (-5000) (-5000)
|
||||
(-5000) (-5000) (-5000) (-6000) (-7000)
|
||||
(-9000) (-10000) (-10000) (-11000) (-12000)
|
||||
(-12000) (-13000) (-14000) (-14000) (-15000)
|
||||
(-18000) (-21000) (-24000) (-25000) (-25000)
|
||||
(-26000) (-26000) (-27000) (-27000) (-28000)
|
||||
(-28000) (-28000)>,
|
||||
/* Speed bin 1 */
|
||||
<(-5000) (-5000) (-5000) (-5000) (-5000)
|
||||
(-5000) (-5000) (-5000) (-6000) (-7000)
|
||||
(-9000) (-10000) (-10000) (-11000) (-12000)
|
||||
(-12000) (-13000) (-14000) (-14000) (-15000)
|
||||
(-18000) (-21000) (-24000) (-26000) (-27000)
|
||||
(-28000)>,
|
||||
/* Speed bin 2 */
|
||||
<(-5000) (-5000) (-5000) (-5000) (-5000)
|
||||
(-5000) (-5000) (-5000) (-6000) (-7000)
|
||||
(-9000) (-10000) (-10000) (-11000) (-12000)
|
||||
(-12000) (-13000) (-14000) (-14000) (-15000)
|
||||
(-18000) (-21000) (-24000) (-25000) (-26000)
|
||||
(-27000) (-27000) (-28000) (-28000) (-28000)>,
|
||||
/* Speed bin 3 */
|
||||
<(-5000) (-5000) (-5000) (-5000) (-5000)
|
||||
(-5000) (-5000) (-5000) (-6000) (-7000)
|
||||
(-9000) (-10000) (-10000) (-11000) (-12000)
|
||||
(-12000) (-13000) (-14000) (-14000) (-15000)
|
||||
(-18000) (-21000) (-24000) (-25000) (-26000)
|
||||
(-26000) (-27000) (-27000) (-28000) (-28000)
|
||||
(-28000)>;
|
||||
|
||||
qcom,allow-voltage-interpolation;
|
||||
qcom,allow-quotient-interpolation;
|
||||
qcom,cpr-scaled-open-loop-voltage-as-ceiling;
|
||||
|
|
Loading…
Add table
Reference in a new issue